从一条指令
走到执行结果第六章 · ARM 指令系统

第六章 · 第 01 节

这一章学什么：把指令读成状态变化

6.1，第 2—3 页；习题 6.1、6.2、6.4—6.6、6.25

机器指令是处理器能解释并执行的编码；指令字是表示这条指令的二进制位串；指令系统是某处理器支持的指令集合。汇编语言用助记符、寄存器名、常量、标号等表示操作，由汇编器生成机器码。宏和伪指令可能展开成不同条数的机器指令，不能把所有源代码行都看成一行对应一条硬件操作。

一条指令需要表达操作及必要的操作数/地址信息，有些信息是隐含的，例如 PUSH 隐含使用当前 SP，顺序执行时下一条地址由 PC 与指令长度确定。不是每条指令都显式拥有 Rd、Rn、立即数等全部字段。

本章聚焦 Armv7-M/Armv7E-M 的 Cortex-M3/M4 与 T32。A32、A64 都采用 32 位定长指令编码，T32 使用 16/32 位编码；A64 的“64”主要关联其寄存器和执行架构，不表示每条编码 64 位。M3/M4 不执行 A32/A64。原书第 6.1 节的架构/扩展表是历史定位：A 侧常见虚拟内存 VMSA，R/M 常见保护模型 PMSA，具体产品和扩展仍要核对。

原书列出的 M0/M0+/M1、M3/M4/M7、M23/M33 在基本 Thumb、IT、除法、DSP、FPU、TrustZone 等方面支持不同；Y/N/P/O 分别表示支持、不支持、部分支持、可选。表中指令总数、2019 年版本与扩展清单以查表为主，不用硬背，也不能由“都叫 T32”推断任意指令都兼容。

在本章的 32 位 M profile 语境，字节=8 位，半字=16 位，字=32 位，双字=64 位。双字传输常用一对 32 位寄存器；不意味着整数寄存器突然变成 64 位。

读任何指令，都做四个检查

1. 操作数是数值，还是地址？是否真正访问内存？
2. 写了哪个寄存器或内存单元？基址会不会写回？
3. 哪些标志更新，哪些保留？后面的条件判断读哪一次结果？
4. PC 顺序前进还是跳转？这条语法在目标内核上是否合法？

下面所有算例均假定相应代码和 RAM 已实现、权限允许；涉及未对齐或不支持的写法会单独指出。重点不是背完所有指令，而是能把这些问题答对。

返回目录 ↑

第六章 · 第 02 节

从第一个半字判断长度，再看编码字段

6.2.1—6.2.2，第 3—5 页；习题 6.3、6.5、6.6

T32 指令从半字边界开始。检查当前指令的第一个半字的 bit[15:11]：为 11101、11110、11111 时，表示一条 32 位指令的前半；其他前缀属于 16 位长度的译码入口。识别为 32 位后，还要再取一个半字，不能把第二半字又当新指令起点。

例如 0xE001 的前五位为 11100，按 16 位译码；0xF04F 的前五位为 11110，需要第二半字。判出长度并不证明全部编码合法：其中还有未分配、保留或该内核不支持的组合。

原书 16 位分类入口可以归纳为：00xxxx 常含移位/加减/比较/移动；010000 常规数据处理；010001 特殊数据处理；01001x 为 PC 相对加载；0101xx、011xxx、100xxx 涉及单数据访存；10100x/10101x 生成 PC/SP 相对地址；1011xx 为杂类；11000x/11001x 多存储/多加载；1101xx 条件分支等；11100x 为窄无条件分支。“高六位分类”不是说每条指令都只有固定的六位操作码。还要继续看子字段及特殊保留组合。

32 位分类会结合第一个半字的 op1、op2 及第二半字中的相关位：多寄存器、双字/独占、移位寄存器数据处理、立即数数据处理、分支/杂类、各宽度加载存储、乘法及协处理器类等。原书表 6.5 的作用是展示分层译码，不是要求你靠肉眼完整反汇编所有机器码。

注意字节序：若两个半字按编码顺序为 EA4F、0001，小端内存字节是 4F EA 01 00。不能先把这四字节当一个普通小端 32 位数读成 0x0001EA4F，再去看那个数的最高五位判断第一半字。

返回目录 ↑

第六章 · 第 03 节

汇编语法：逗号、方括号、后缀分别表达什么

6.2.3、6.2.5，第 5—10 页

UAL 是 Unified Assembly Language，统一汇编语言。典型写法可读作“助记符及适用后缀 + 操作数列表”，如 ADDS.W R0,R1,R2：加法、更新相应标志、选择宽编码，结果写 R0。

手册中的 <Rd>、{S}、[cond] 等是占位或可选语法说明，不全部照字面输入。尤其不能把手册的“方括号表示可选”与实际 LDR 的“方括号表示地址”混淆。

S 表示按该条指令规则更新标志，不是“所有 APSR 位都重写”。.N/.W 选择窄/宽指令编码，不改变访问的数据宽度；LDR.W 仍可取一个 32 位字，LDRB.W 仍只取一个字节。MOVW 的 W 则是助记符的一部分，和 MOV.W 是两件事。

不是所有指令都能任意加 S、.N、.W 或条件后缀。没有对应编码时汇编器应拒绝，不能靠后缀强迫硬件提供能力。不同工具还会选择不同别名或省略形式，本讲义优先给清楚、可核对的写法。GNU 汇编器的 Arm 语法与操作码说明

返回目录 ↑

第六章 · 第 04 节

MOV、MOVS、MOV.W：看懂同一种操作的不同编码

6.2.5，第 7—10 页

以不在 IT 块内的 R1→R0 复制为例：

16 位 MOV 的寄存器字段和支持的寄存器范围与窄 MOVS 不同；MOVS 的窄复制可看作移位量为 0 的相应移位别名。宽 MOV 留出更多编码空间表达寄存器及 S 等选择。同一数据结果可以有不同编码长度和标志副作用。

原书脚注说 MOV 不可能产生某些宽编码，与同页 MOV.W 示例相矛盾，不应照背。T1/T2/T3 要连同具体指令页读取；不能推出“所有 T1 都不改标志，所有 T2 都改标志”。IT 块中的部分窄指令还存在上下文相关的标志行为，因此要看实际编码与上下文。

做编码题先把字段填入相应模板，再拼成半字，最后按需要写内存字节。读程序结果题则先问有没有 S、它究竟更新哪几位，通常不需要背全部机器码。

返回目录 ↑

第六章 · 第 05 节

N、Z、C、V、Q：特别把减法的 C 讲清楚

6.2.4，第 6—7 页；习题 6.8

N=结果 bit31，Z=结果全零，C 由相应算术/移位规则决定，V 表示有符号范围溢出。32 位加法结果保留低 32 位，C 记录无符号加法是否产生第 33 位；减法通常按加补码实现，C=1 表示没有借位，即无符号被减数不小于减数。

Q 不是普通的“上一条指令是否溢出”：它是相关指令可能置位的黏性饱和/溢出状态，未发生新事件时往往保留旧值；需要按规定清除。M4 的 GE[3:0] 则由部分 SIMD 指令提供逐通道信息，不是普通有符号分支条件 GE 的四位编码。

要读懂“最后一次更新该标志的操作”。LDR/MOV 或无 S 的算术不一定更新；SSAT 常只涉及 Q；MULS 常更新 N/Z 而保留 C/V。不能把所有标志都归给刚执行的最后一条指令。

返回目录 ↑

第六章 · 第 06 节

CMP 后怎样选条件：有符号和无符号不能混

6.2.4、6.4.8—6.4.9；习题 6.7

CMP R0,R1 按 R0−R1 计算标志，不把差写回 R0。之后比较同样的位串，如果你要按无符号解释，就用 HI/LS、HS/LO 等；如果按补码有符号解释，就用 GT/LE、GE/LT。EQ/NE 仅判断是否相等，两种解释都适用。

例：R0=0xFFFFFFFF，R1=1，CMP 后 N=1、Z=0、C=1、V=0。无符号是 4294967295>1，HI 成立；有符号是 −1<1，LT 成立。两者都正确，只是在回答不同问题。

为什么不只看 N？0x80000000−1 得 0x7FFFFFFF，N=0，但原来的有符号 −2147483648 明明小于 1。这是减法发生 V=1，需用 N≠V 判断。原书表 6.6 将 LE 的中文写成无符号，是笔误；LE 是有符号 ≤。

返回目录 ↑

第六章 · 第 07 节

IT 块：直线执行中的条件选择

6.2.5、6.4.9 的条件执行，第 9—10、30—31 页；习题 6.7、6.41

M3/M4 的普通条件数据处理通常须放在 IT 块中。IT{x{y{z}}} cond 最多控制后面四条指令，第一条隐含 T，额外字母依次描述第二、三、四条。T 表示与首条件一致，E 表示取相反条件；不是 E 就永远不执行。

CMP R0, #0
ITE EQ
MOVEQ R1, #10
MOVNE R1, #20

若 R0=0，只执行第一条赋值；否则只执行第二条。源代码中的 EQ/NE 要与 IT 模式匹配。不要在不了解上下文时直接单写 MOVEQ 并假设所有汇编器都自动补 IT；自动插入属于工具选项，不是机器保证。

ITTEE EQ 控制四条，条件依次是 EQ、EQ、NE、NE；ITETT NE 则是 NE、EQ、NE、NE。字母数算不清时，把“第一 T + 后缀字母”逐项展开。

IT 块不能随意嵌套；改变 PC 的分支等须遵守只能位于块末等限制，某些指令不允许在块内。中途更新标志会影响后续条件，且部分编码有专门限制。入门例子应避免在块内修改条件依赖的 APSR，而不是背成“架构下绝无任何能更新标志的块内情况”。

BEQ 用标志决定改不改 PC，MOVEQ 用条件决定改不改数据寄存器。前者跳转后从另一处取指；后者保持直线位置前进。IT 不需要把每条普通指令都扩出四位条件字段，这正是它与本章编码格式的联系。

返回目录 ↑

第六章 · 第 08 节

立即数：先问是哪条指令的哪一种编码

6.3.1，第 11—12 页；习题 6.10—6.12

立即数包含在指令自身，MOVS R0,#66 不去 RAM 取 66。32 位编码还要容纳操作码和寄存器等，不可能让每条指令同时直接携带任意 32 位常量，但不同指令有不同表示办法。

修饰立即数包含一个字节、字节重复（00ab00ab、ab00ab00、abababab）和特定旋转的位图等。精确算法是在旋转分支构造带最高有效 1 的 8 位模式再进行相应 32 位旋转；并非“任意 8 位数在任意 16 位寄存器里转几圈”。零重复组合等还受编码规则限制。

编码查读补充：若 imm12[11:10]=00，由 [9:8] 选择低 imm8 的直接零扩展或上述三种重复（重复分支的 imm8 不能为 0）；否则先构造 0x80 | imm12[6:0]，再按 imm12[11:7] 给出的量做 32 位 ROR，该分支旋转量为 8—31。理解“有限字段经规则展开”即可，日常常量是否合法可交汇编器核对，不需穷举记忆全部值。

原书的 0x01FC 可由八位模式扩展旋转形成；0x07FC 的连续 1 超出该类位图的表示能力。但 0x07FC 仍可用于 MOVW 或相应 ADDW 等，不能称为所有指令的非法立即数。原书 ADDS R0,R0,#0x1234 也不能直接因为“十六进制不大”就认定合法，应先用 MOVW 装入另一个寄存器，再做寄存器加法。

任意 32 位常量可用 MOVW+MOVT，或 LDR Rd,=常量 伪指令交给工具选择合适序列。伪指令的加载常量不等于从那个数值表示的地址读数据，详见第 14—15 节。

返回目录 ↑

第六章 · 第 09 节

数值与地址：寄存器直接、间接和移位操作数

6.3 概述、6.3.2—6.3.4，第 11—12 页；习题 6.10、6.12、6.13

设 R1=0x20000100，那个地址的内存字为 7：MOV R0,R1 得到的是 0x20000100 这个数值；LDR R0,[R1] 才读出内存中的 7。前者为寄存器直接，后者为寄存器间接。存储器地址本身也是一个整数，区别由指令怎么使用它决定。

M3/M4 采用加载/存储分工，普通 ADD 不能写成 ADD R0,R1,[R2]。要先加载：

LDR R3, [R2]
ADD R0, R1, R3

数据处理的移位寄存器操作数，是把寄存器值先移位再参与运算，如 ADD R0,R1,R2,LSL #2 表示 R1+4×R2，没有内存访问，也不把移位结果写回 R2。这里所谓“寻址”是原书宽泛的操作数形成方式。

独立移位指令可用寄存器给移位量，例如 LSL R0,R2,R1；原书的 MOV R0,R2,LSL R1 在支持这种别名的工具中可转成相应寄存器移位指令，本讲义优先写显式 LSL 便于识别。不能由此推断普通 ADD 等也能任意附带寄存器指定移位量。立即数嵌入移位、寄存器控制的独立移位、访存地址中的缩放各有自己的编码限制，应以目标编码核对。

返回目录 ↑

第六章 · 第 10 节

三种索引：先算本次地址，再单独算写回

6.3.5—6.3.7、6.4.2 的前三类模式；习题 6.14—6.19

设执行前基址 B=0x20000100，立即数偏移 d=8，分别独立执行下列指令：

每次都先写两列，内存访问地址与执行后的基址是两个结果。! 不是“再读一遍内存”，逗号放在 ] 外也不是排版差异。偏移可以为负，依具体编码范围；如 −4 表示地址退 4 字节，而非退四个字。

寄存器偏移 LDR R0,[R1,R4] 的 EA=R1+R4，一般不改两个源寄存器。M3/M4 的这种寄存器偏移形式不能随意加 !；原题 6.18 的 LDR R0,[R1,R3]! 可先解释其想表达 EA=旧 R1+R3 并写回，但它不是可直接使用的 T32 写法。可改成明确两条 ADD R1,R1,R3、LDR R0,[R1]；这两条整体并非一次不可分割的访问。Arm M3 访存指令说明

原题 6.19 的 0xB 怎么看

如果三行分别从相同 B 开始：偏移形式 EA=B+0xB、不写回；前变址 EA=B+0xB、写回 B+0xB；后变址 EA=B、写回 B+0xB。若三行连续执行，第二行已改变 R1，第三行必须使用那个新值，最终 R1=B+0x16。

0xA/0xB 这类偏移还可能让字访问未对齐。本节先求逻辑 EA；实际是否成功，要结合 Normal/Device、指令和非对齐配置，不能仅凭地址计算正确就断言一定读成功。带写回的加载还要避开基址与目标寄存器重叠等受限组合。

返回目录 ↑

第六章 · 第 11 节

缩放寄存器偏移：数组下标怎样变成字节地址

6.3.5、6.4.2 的寄存器移位模式，第 12—13、20 页；习题 6.14、6.17—6.18

若 R1 指向 32 位数组 a 的首元素，R2=i，则 a[i] 的地址为：

LDR R3, [R1,R2,LSL #2]   ; 读取 a[i] 的一个字

字节数组无需乘 4，半字数组常乘 2。下标本身不是字节偏移；题目若已经给 R2 为字节偏移，再左移 2 位就多乘了一遍。

M3/M4 的这类单数据访存缩放通常支持 LSL #0—3，源寄存器与具体编码另有约束。不能把数据处理中的 ASR/ROR 或任意寄存器给移位量直接塞进这个访存形式。LDRD/STRD 等也不自动具有这里列出的每种寄存器偏移形式。

原书表 6.15 把同一寻址框架展开为 LDRB/LDRSB/LDRH/LDRSH/LDR 与 STRB/STRH/STR。它们主要变化的是传输宽度与加载扩展：地址公式按所写参数算，结果扩展另按指令算。例如 LDRB R8,[R1,#3] 读一个字节，而不是因为 R8 为 32 位就读四字节。

返回目录 ↑

第六章 · 第 12 节

LDM/STM：寄存器号越小，对应地址越低

6.3.8、6.4.2 的多加载/多存储，第 14—15、20—21 页；习题 6.20、6.21

LDM=Load Multiple，连续内存字加载到多个寄存器；STM=Store Multiple，多个寄存器写到连续内存字。列表中的寄存器可以不连续，但实际映射遵循最低寄存器号对应最低传输地址，不由你书写列表的先后决定。

设 B 为原基址，n 为寄存器数，每字 4 字节：

例：B=0x20000100，列表 {R1-R4}，DB 模式对应 R1→0x200000F0、R2→F4、R3→F8、R4→FC。不是 R1 先去 B−4，然后 R2 再去 B−8。原书“每取一个再递减”的口头说明容易在这里导致逆序，应先算整个区间再按寄存器号填。

! 只决定是否把调整后的基址写回，不决定传输地址有没有递增/递减。原题 STMIA R9,{R1-R4} 无 !，传输照常覆盖四个连续字，但 R9 不变。

T32 的 M3/M4 对应多传输使用 IA、DB；STMIB/STMDA 不应当作它们能直接汇编的指令。原题 6.21 仍可按上表解释经典模型，并说明目标内核限制。寄存器列表大小、SP/PC/LR、基址是否也在列表里等均有编码约束，入门例子避免重叠。

返回目录 ↑

第六章 · 第 13 节

PUSH/POP 与 FD 别名：批量压栈不是逐项反序写入

6.3.9、6.4.2 的压栈/出栈，第 15、21 页；习题 6.22—6.24

M3/M4 的常用栈是满递减：压栈向低地址生长，弹出后 SP 增大。主要别名关系：

SP 原为 0x20001000，压四个字后 SP=0x20000FF0；从低到高分别保存 R1、R2、R3、R4。一次 PUSH {R1-R4} 与四条“先 R1、再 R2、再 R3、再 R4”的单独 PUSH 布局不同。POP 也按寄存器号与地址映射，不是任意从列表末尾开始。

原题 6.22 的 STMFD SP!,{R1-R8} 与 STMDB 为同一满递减存储含义，n=8、SP 减 32；6.23 的 LTMFD 是拼写错误，应为 LDMFD，与 LDMIA 相应，SP 加 32。

FD、EA 等是“栈的组织名称”，IA、DB 等是“具体多传输地址模式名称”。同样 FD 栈，存时用 DB，取时用 IA。原书 LDMEA/STMEA 作为其他组织的背景，应按“存与取互为恢复”理解，不能只见一个字母就把 LDMDB 当本章标准 POP。

PUSH/POP 的可用寄存器受窄/宽编码限制；涉及 R8 等可能需宽编码。浮点 VPUSH/VPOP 还能保存 S/D 寄存器，64 位 D 视图是传输单位，不因此获得双精度算术。栈区需真实可写、容量足够并维持相应对齐，不能为了少写一条指令破坏调用约定。

返回目录 ↑

第六章 · 第 14 节

PC 相对：地址、该地址的内容和文字池要分三步

6.3.10、6.4.2 的 PC 相对模式，第 15—16、21—22 页；习题 6.24

Thumb 读取 PC 有架构规定的偏移，常见为当前指令地址 A+4；字面量加载和 ADR 等还会使用按字对齐的 PC 基址。不能把源码行号当字节地址，也不能一概把“PC+4”理解为跳过下一条源代码行。

以一条位于 A=0x08001002 的字面量 LDR 为例：可见 PC=A+4=0x08001006，按字对齐得 0x08001004。LDR R0,[PC,#0xC] 从 0x08001010 读字，而非从 A+0xC 读取。具体偏移范围和正负由编码决定。

文字池（literal pool，原文也叫文本池）是代码附近存放常量的数据区。若伪指令由 literal LDR 实现，它访问的是池中存常量的地址，不是去 0x12345678 读未知数据。工具也可能把可表示常量转换为其他指令，不保证所有 LDR= 都产生同一序列。

原书 ADR 的 ±4095 等范围对应相关宽编码，窄形式范围、方向和缩放不同；标签距离超界需调整布局。分支的 PC 相对基准与取数据的对齐规则也要分开，见第 27、29 节。

返回目录 ↑

第六章 · 第 15 节

内部传送：MOVW/MOVT、MVN、MRS/MSR

6.4.1，第 16—17 页；习题 6.9、6.35

MOV 复制寄存器值或装载可编码的立即数，不直接读取任意内存单元。内存到通用寄存器通常用 LDR 系列。因此 MOV R0,[R1] 不能取代 LDR R0,[R1]。

MOVW 写入一个 16 位立即数到目标低半并清零高半；MOVT 修改高 16 位，保留低半。构造 0x12345678：

MOVW R0, #0x5678      ; R0=0x00005678
MOVT R0, #0x1234      ; R0=0x12345678

顺序不能随意交换：先 MOVT 再 MOVW，后者会清掉之前的高半。MVN 则是按位取反，MVN R0,R1 得 ~R1，不等于数学取负 −R1；补码取负通常还要加 1，或用 RSB 从 0 减。

MRS 从特殊寄存器读到一般寄存器，MSR 反向写入，例如 MRS R0,PRIMASK、MSR CONTROL,R0；修改需满足权限与同步要求。SCB/NVIC 的内存映射寄存器则通过地址访问。第五章已区分 CPU 特殊寄存器与 MMIO，此处把对应指令接上。

返回目录 ↑

第六章 · 第 16 节

LDR/STR 的宽度：加载扩展，存储截取

6.4.2、第 17—22 页；习题 6.26—6.28、6.34、6.51、6.52

同一个内存字节 0x88：LDRB 得 0x00000088，即 136；LDRSB 得 0xFFFFFF88，即 −120。扩展保留原类型的数值意义，不是把负数一律补 1：正的有符号数也补 0。

读 R1+3 的字节到 R8：LDRB R8,[R1,#3]；读 R1+4 半字：LDRH R8,[R1,#4]；读 R1+8 字：LDR R8,[R1,#8]。若要求有符号字节/半字，要改 SB/SH，不能只改注释。

加载目标仍是 32 位；STRB/STRH 不先把源寄存器变窄，而只取低部去写，其他内存字节不应被当成一起写掉。对齐、支持的地址形式和基址/目标重叠仍需按指令检查。原书 immediate-offset、前变址、后变址、寄存器缩放表都沿用这些数据规则。

返回目录 ↑

第六章 · 第 17 节

带 T 的非特权访存：内核替用户检查访问

6.4.2 的非特权等级加载/存储，第 22 页；习题 6.45

特权操作系统要替用户读写一段缓冲区，不能只凭自己“权限够大”就把用户本不该访问的数据传出去。LDRT/STRT 等允许特权代码按非特权数据访问规则完成该次访问，从而发现不合法的用户地址。

原书列出 LDRBT、LDRSBT、LDRHT、LDRSHT、LDRT，以及 STRBT、STRHT、STRT；B/H、SB/SH 的宽度与扩展含义和前节一致，T 在这里表示该类非特权访问语义。其立即数偏移等限制须查具体编码。

这不把 Handler 变成非特权模式，也不让用户绕过 MPU。数据曾由特权程序写过，不意味着它必然受保护；真正限制来自区域权限与核心系统规则。访问被拒绝可能产生相应 Fault，系统还需设计错误处理，不能把一条访存当完整、无竞争的安全检查协议。

返回目录 ↑

第六章 · 第 18 节

独占访问：STREX 的第一个寄存器是状态

6.4.2 的排他式访问，第 23 页

LDREXB/H、LDREX 分别按字节、半字、字加载并建立相应独占保留；STREXB/H、STREX 尝试条件存储。STREX R2,R1,[R0] 不是把 R2 写出去，而是尝试写 R1，结果状态放 R2。

retry:
    LDREX R1, [R0]
    ADD   R1, R1, #1
    STREX R2, R1, [R0]
    CMP   R2, #0
    BNE   retry

成功状态为 0，失败时该次存储不发生，应重新读、重新计算。CLREX 用于清除本地独占保留，例如放弃一条尝试路径；它不清掉软件定义的“锁变量值”。相应操作需匹配地址、大小、对齐、内存类型，并满足寄存器限制。

完整锁/信号量还需软件协议、必要屏障和系统独占监视支持。跨 DMA/多核的竞争能否被正确监控，取决于芯片；本循环不是任意 MMIO 寄存器都能使用的读改写模板。

返回目录 ↑

第六章 · 第 19 节

加减、进位与借位：把 64 位运算接起来

6.4.3，第 23—24 页；习题 6.9、6.50

ADD 得 A+B；ADC 得 A+B+C。SUB 得 A−B；SBC 得 A−B−(1−C)，不能误写成 A−B−C。RSB（Reverse Subtract）交换相减方向，例如 RSB R0,R1,#0 得 −R1 的补码结果。ADDW/SUBW 主要提供相应直接立即数形式，W 不代表 64 位加法。

两对寄存器 {R1,R0}、{R3,R2} 分别为高字、低字，64 位加法：

ADDS R0, R0, R2       ; 先低字，产生 C
ADC  R1, R1, R3       ; 高字加上低字进位

64 位减法对应先 SUBS R0,R0,R2，再 SBC R1,R1,R3。例如 0x0000000200000000−0x0000000100000001：低字 0−1 得 FFFFFFFF、C=0；高字 2−1−1=0，结果为 0x00000000FFFFFFFF。

低字与高字之间不要插入会破坏 C 的指令。最终想得到完整 64 位的零/符号等状态，还需按需求组合；只看高字操作的 Z 不足以说明两个字全为零。

返回目录 ↑

第六章 · 第 20 节

MUL、长乘法、MLA/MLS：先决定要留下多少位

6.4.3、6.4.12 的公共乘法表，第 24、36 页；习题 6.9、6.47、6.50

MUL 取 32×32 乘积的低 32 位。对同样的输入位串，有符号与无符号乘法的低 32 位相同，但完整 64 位的高部可能不同；因此不能简单把 MUL 叫成“只会无符号乘法”。有符号结果是否溢出，也不能靠 MUL 不更新 V 来证明没有。

例：位串 FFFFFFFF 与 00000002。UMULL 得 00000001:FFFFFFFE；SMULL 把前者解释为 −1，得 FFFFFFFF:FFFFFFFE。低字一样，高字不同。64 位寄存器对的写法里 RdLo 通常先写在操作数列表，不要因数学显示“高:低”就倒填。

MAC（Multiply-Accumulate，乘并累加）对应点积 $\sum x_i{h}_i$，常见于 FIR 滤波、相关、矩阵乘法。MLA 可减少乘后再加的指令，但要选择足够累加位宽。MULS 的某些窄形式可改 N/Z；这些长乘及 MAC 通常不提供普通 S 后缀，不能一概假定更新 NZCV。

返回目录 ↑

第六章 · 第 21 节

除法与定点缩放：同一位串可以代表不同数

6.4.3 与扩展背景；习题 6.48—6.50

UDIV 按无符号除法；SDIV 按有符号补码，商向零截断。例如 SDIV 的 −7/3=−2；若同样的 0xFFFFFFF9 当无符号，商就完全不同。整数低位乘积可以相同，不代表除法也能不分符号。

没有直接给余数的这一对指令，可用商 q 后 MLS Rrem,Rq,Rden,Rnum 求 n−q×d。除零行为取决于 CCR.DIV_0_TRP 等规定，不能把它想成总会得到数学有效值；普通除法也不自动靠 V 报告一切问题。

定点小数把整数 I 解释成 $x=I\times 2^{-f}$。若加减两数使用相同缩放，整数加减电路可直接用于定点加减；若缩放不同，先对齐。乘法需调整结果的小数位位置，并考虑舍入、截断和溢出。

这解释了为什么 DSP 需要乘加、算术移位、饱和和符号扩展。浮点则还需处理指数、对阶、规格化与舍入，见第 37 节；不能把定点/浮点的差异说成只换一条注释。

返回目录 ↑

第六章 · 第 22 节

逻辑指令与位掩码：设置、清零、翻转各用什么

6.4.4，第 24 页；习题 6.29—6.33

本章 bit 编号从 0 开始，bit2 掩码为 $1\ll 2=4$：

EOR R0, R0, #4       ; bit2 翻转
ORR R0, R0, #4       ; bit2 置 1
BIC R0, R0, #4       ; bit2 清 0
AND R0, R0, R1       ; R0 与 R1 按位与，结果写 R0

这四行是四个独立要求，不是说应该连续全做一遍。翻转两次会还原；置位和清位重复做则保持同样结果。ORR 与 ORN 的区别是第二操作数是否先取反，ORN 不是 NOR；EOR 也不是 OR。

原书表 6.24 把若干 EOR 行写成 |，应改为 XOR；BIC/ORR/EOR 的真值关系以本表为准。若是在内存映射寄存器上做读改写，还需配合 LDR/STR 并考虑副作用和并发，不能把寄存器内一条运算等同外设原子更新。

返回目录 ↑

第六章 · 第 23 节

LSL、LSR、ASR、ROR、RRX：把移出的位画出来

6.3.4、6.4.5，第 12、25—26 页；习题 6.36—6.38

这组数恰好使 ASR 与 ROR 的结果相同，不代表二者相同；改用 0x80000000，ASR #1 得 C0000000，ROR #1 得 40000000。RRX 把“原 C + 32 位寄存器”当扩展通道，输出的旧 bit0 可用于更新 C；ROR 不以原 C 作为回填位。

带 S 的对应指令按规则更新 N/Z/C，V 通常保留；不带 S 时 APSR 的 C 不因图中出现一个“移出位”就自动改变。RRX 即使不改标志，仍要读取原 C 来填高位。

移位量的边界别用一种规则包办

立即数编码常见 LSL #0—31、LSR/ASR #1—32、ROR #1—31；寄存器给量则使用相应低 8 位，可出现 0、32、>32。寄存器量为 0 常保留结果与 C；LSL/LSR 为 32 时结果 0，C 分别来自原 bit0/bit31，超过 32 时结果与 C 为 0；ASR≥32 则全填符号位。ROR 非零的 32 倍数结果不变但更新 C 的规则与“移位量为 0”不同。

因此“最多只能移 32 位”不是全部寄存器形式的准确限制。日常做题先明确编码/移位形式，再处理边界；图采用寄存器给量的模型并明确 S 开关。

返回目录 ↑

第六章 · 第 24 节

扩展与字节反转：改变表示宽度不等于数值转换

6.4.6，第 26—27 页；习题 6.34、6.51、6.52

SXTB/SXTH 取源低 8/16 位做符号扩展，UXTB/UXTH 取同样的低部补零。R0=0x22AA8765 时：SXTB 和 UXTB 都得到 0x65；SXTH 得 0xFFFF8765；UXTH 得 0x00008765。符号取自被截取部分的 bit7/bit15，不是一律看原寄存器 bit31。

这些指令的某些宽形式还可先 ROR #8/#16/#24，再取低部，方便提取另一个字节/半字。保留数值的前提是解释原数据类型；不同类型使用不同扩展，否则 0x88 可能从 −120 误变 136。

REV 把四字节反序；REV16 在两个半字内部各交换字节；REVSH 只交换低半字的两个字节，再以交换后的 bit15符号扩展。输入 0x12345678：REV 得 0x78563412，REV16 得 0x34127856；输入 0x44558899，REVSH 得 0xFFFF9988。

原书示例 REVH 应写 REV16。这些是字节重排，不是把每个字节的 bit 全部倒序；位序反转用下一节 RBIT。也不是把浮点位串变为其整数数值的转换指令。

返回目录 ↑

第六章 · 第 25 节

位域、CLZ、RBIT：按范围处理一段 bit

6.4.7，第 27—28 页

位域从最低位置 lsb 开始，宽度 width，覆盖 lsb 到 lsb+width−1。必须满足 lsb≥0、width≥1、lsb+width≤32；因此 lsb=0 时可以覆盖 32 位，原书“仅 1—31 位”不完整。

BFC R0,#4,#8 清 bit4—11。原 R0=0x12345678，清除掩码 0x00000FF0 后得 0x12345008；原书附近文字的 0x1234F00F 与该操作不符。

BFI R1,R0,#8,#16 将 R0 低 16 位插到 R1 的 bit8—23。R0=12345678、R1=AABBCCDD 时，R1 变 AA5678DD，不是把 R0 自己的 bit8—23 原位搬过去。

UBFX/SBFX 若取出 8 位 0xF0，分别得 0x000000F0 和 0xFFFFFFF0。RBIT 输入 1 得 0x80000000；REV 输入 1 得 0x01000000，二者不要混。CLZ 常用于规格化、查找最高有效位等，知道用途即可。

返回目录 ↑

第六章 · 第 26 节

CMP、CMN、TST、TEQ：计算但不保存结果

6.4.8，第 28 页；习题 6.39

CMN 的名字有“negative”，但实际是相加，不是先把 A 取负再比较，也不是直接把 CMP 的所有标志取反。TST 常检测某些 bit 是否为 0；TEQ 可用于位串异或为零的判断。

TST R0, #4
BNE bit2_is_one       ; AND 结果非零，说明 bit2 为 1

它们不再另加 S 后缀。TST/TEQ 的 C 来自相应移位/立即数扩展规则，可能保留也可能更新；不能说“所有测试总会改全部标志”，也不能把它们的 C 当作减法无借位结果。第 06 节的有符号/无符号大小条件应与真正 CMP 的上下文配合。

返回目录 ↑

第六章 · 第 27 节

B、BL、BX、BLX：调用要能找到回来的路

6.4.9，第 28—30 页；习题 6.9、6.40

B 跳到标号，不建立新的返回链接；BL 跳到标号并把返回信息放 LR；BX 按寄存器给出的目标分支；BLX 的相应寄存器形式还建立返回链接。M3/M4 仍在 Thumb，BX/BLX 的合法目标 bit0 应标识 Thumb。

若 4 字节 BL 位于 0x08000000，下一条地址为 0x08000004，LR 典型得到 0x08000005，低位表示 Thumb。BX LR 回到下一条实际指令，而不是去奇数字节取一条未对齐指令。

函数自身还调用另一个函数，第二次 BL 会覆盖 LR，必须在合适位置保护原返回链接，例如 PUSH {R4,LR}、调用、POP {R4,PC}，并遵守对齐/保存约定。B 并非任何情况下都不能用于函数相关控制流：尾调用等可有意不建立新链接；习题要答的是普通可返回调用为什么用 BL/BLX 更方便。

跳转范围按编码查，不能只认助记符

原书把普通 B 的范围写成 ±1 MB，混入了宽条件分支范围，应分开。写 PC 的不同指令也有各自规则；第五章 MOV 写 PC 与 BX 的区分仍然适用，不要笼统说“所有 PC 数值必须奇数”。

返回目录 ↑

第六章 · 第 28 节

BEQ、CBZ 与 MOVEQ：同样在判断，走法不同

6.4.9，第 29—31 页；习题 6.41、6.42

CMP R0,#0+BEQ label 先更新标志，再根据 Z 跳转；CBZ R0,label 直接检查寄存器是否为 0 并跳转，不修改 APSR。CBNZ 对应非零，原书的 CNBZ 是拼写错误。

CBZ/CBNZ 只允许低寄存器 R0—R7，且为短前向分支；从 PC=A+4 起的位移为 0—126、按 2 字节计，等价于从当前指令 A 看 +4—+130。不能拿它直接做向后的循环回边，也不能放进不允许的 IT 上下文。

普通 BEQ 的目标是标号/相对目标，不是寄存器操作数。原书 BEQ R1 的寄存器跳转解释不成立。若要在 EQ 时跳到 R1 给出的地址，可在合适上下文写 IT EQ 后 BXEQ R1，目标仍须合法，且分支位于块末。

BL 的条件执行在 T32 下也要核对 IT 等规则，不应由 A32 的习惯直接推“任意 BLcond 都自带四位条件字段”。MOVEQ 则通常在 IT 中决定是否写数据，PC 保持顺序推进；二者比较时既要说“条件来自哪里”，也要说“条件满足后改变什么”。

返回目录 ↑

第六章 · 第 29 节

TBB/TBH：查表地址与跳转基准不是一回事

6.4.9 的跳转表，第 31—32 页

TBB 访问字节表，语法 TBB [Rn,Rm]；TBH 访问半字表，语法 TBH [Rn,Rm,LSL #1]。设该条 32 位指令位于 A，表基址 B 在 Rn，下标 i 在 Rm：

表放在哪里由 Rn 决定；跳到哪里从该分支指令后的位置 A+4 起算。表项存的是半字单位的无符号偏移，不是完整 32 位目标地址。原文“相对表首地址跳转”仅在表首恰好也是那个基准时才成立。Arm M4 的 TBB/TBH 指令定义

例：TBB 位于 0x08000100，R0=0x08000200，R1=2，表地址 0x08000202 内的字节是 0x12，则目标=0x08000104+0x24=0x08000128，不是 0x08000224。

TBB 的表项最大 255，对应前向 510 字节；TBH 最大 65535，对应 131070 字节。表项索引距离和目标分支距离是两套量。Rn 可按规则用 PC 指向紧接指令的表，不能用 SP；Rm 不能为 SP/PC，并且要先检查下标范围。它们不修改条件标志；IT 内还须遵守块末等限制。

原书 DCB 用来定义字节数据，具体伪指令到第七章学习。构造表项时用 (目标−分支后基准)/2，再确认偏移非负且放得进相应表项，不能把任意标签差直接塞进去。

返回目录 ↑

第六章 · 第 30 节

SSAT/USAT：输出范围变窄，寄存器仍是 32 位

6.4.10，第 32—33 页；习题 6.43

SSAT 把输入夹到 n 位有符号范围；USAT 把其有符号输入值夹到 n 位无符号输出范围。结果仍放在 32 位寄存器，负的 SSAT 结果会符号扩展。可选移位在饱和前进行，须满足具体编码限制。

SSAT 的 n 可按规则为 1—32，USAT 为 0—31；USAT #0 的合法输出只有 0。USAT 不是先把 FFFFFFFF 当 4294967295，再夹到最大值，本例它按 −1 夹到 0。

溢出是数学结果超出表示范围的现象，截断/回绕是一种处理结果；饱和是另一种夹到上下限的处理。不能把“丢掉高位”直接当作溢出的完整定义。SSAT/USAT 发生饱和会置 Q，未饱和时通常不清旧 Q，NZCV 并非一并重算。

若先用普通 32 位加法把真实结果溢出丢掉，再做 SSAT #32，已无法恢复那个数学结果；必须在正确位宽和合适阶段使用饱和或更宽中间结果。信号幅度削顶后仍有失真，只是避免回绕导致的突然反向。

返回目录 ↑

第六章 · 第 31 节

屏障指令：顺序、完成、执行上下文再对照

6.4.11，第 33—34 页；习题 6.44

M3/M4 即使顺序执行指令，也可能有写缓冲和互连延迟；指令退休、总线完成、外设内部动作完成不是同一时刻。因此不能因为没有通用乱序执行，就删除所有屏障。

原表将 DMB 概括成“前面全部访问完成才执行后面指令”，过于接近 DSB，且省略访问范围。ISB 也不是保证把全部数据 Cache 写回。具体系统控制、休眠、共享数据协议要按手册选择，volatile 不能替代，DSB 也不替代设备状态轮询。

返回目录 ↑

第六章 · 第 32 节

WFI、WFE、SEV：等待中断与等待事件

6.4.11，第 33—34 页

WFI=Wait For Interrupt，等待中断相关唤醒条件；WFE=Wait For Event，等待事件；SEV=Send Event，发送事件，作用包括本处理器的事件记录，并可由系统传播给其他处理器。

WFE 有一个简化的事件记录模型：记录为 1 时，执行 WFE 清掉记录并直接继续；记录为 0 时，才可能等待后续事件。不是把所有事件按次数排进 FIFO，已经记录时多个事件可能合并。

唤醒以后是否立即进入 ISR，与能否从等待中醒来不是同一判断，还涉及 IRQ 使能、屏蔽、优先级和电源/时钟集成。存在已满足的条件时，WFI 也不保证一定停住。原书“立即进入休眠”应按这种条件理解。

深睡眠、异常退出后睡眠等还与 SCB 的 SCR 和芯片电源控制配合。这里只需认识用途和事件记录行为，暂不要求设计无竞争的完整睡眠协议；不能不查芯片就复制一段指令宣称任何外设都能唤醒。

返回目录 ↑

第六章 · 第 33 节

SVC、CPS、BKPT、NOP：系统类指令各管一层

6.4.11，第 33—34 页

SVC #imm 产生编号 11 的 SVCall 异常，常用于用户任务请求可信服务。立即数字段可表示服务编号，但内核还需解释参数并实施权限检查。它不是直接把任意地址当函数入口调用，也不保证任何优先级/屏蔽上下文都能正常服务。若当前状态不允许，可能引出错误升级，不能在 NMI/HardFault 里把 SVC 当普通函数调用。

CPSID i              ; 设置 PRIMASK，限制可配置异常激活
CPSIE i              ; 清除 PRIMASK
CPSID f              ; 设置 FAULTMASK
CPSIE f              ; 清除 FAULTMASK

这些操作受特权等规则约束，清某个屏蔽位不等于清所有外设屏蔽和 Pending。临界区应保存恢复原状态，而不是结束一律 CPSIE i；第五章已经给出保存 PRIMASK 的做法。FAULTMASK 的范围与返回清除规则也不能与 PRIMASK 混用。

BKPT #imm 用于断点，按调试配置可能进入停机、调试处理或相应 Fault，没接调试器时不要假定程序会安全暂停等你。NOP 没有所需的数据运算效果，但占指令位置和执行资源，不能凭几个 NOP 得到跨所有时钟配置都准确的延时。

返回目录 ↑

第六章 · 第 34 节

M4 的 SIMD：四个小加法与一个大加法不同

6.4.12 的 SIMD 与表 6.38—6.39，第 35—36 页；习题 6.46

SIMD=Single Instruction Multiple Data，单指令处理多份数据。图像像素、多个音频采样常用 8/16 位，32 位寄存器可装四字节或两个半字，一条相应指令对各 lane 独立运算。它不等于多核，也不意味着普通 ADD 自动隔断字节之间的进位。

原书 ADD8/SUB8 表示四对字节，ADD16/SUB16 表示两对半字；ASX 把第二源高低半字交换后，高通道做加、低通道做减；SAX 则高通道做减、低通道做加。下面前缀决定具体数值处理：

半分系列在扩展中间运算后按规则除 2/移位，不能先把窄结果截断丢掉进位再平均。例：无符号字节 250+10，正确半分为 130，而不是先回绕成 4 再除 2 得 2。

原书“Q/UQ 前缀的并行饱和运算都更新 Q”不准确。QADD8/QADD16 及相应并行 UQ 系列不改变 Q；SSAT/USAT、标量 QADD 等另按自身规则。S/U 非饱和系列的部分指令更新 GE，判据按有无符号、加减分别规定；不能将 GE 简化为普通“是否负数”位。Arm 作者对并行饱和标志的勘误说明

原表 SUB16 的有符号助记符缺 S，应为 SSUB16。知道命名构成并能解释 lane 独立性即达到本节基本要求，写优化 DSP 程序时再逐条查寄存器、溢出、GE/Q 细节。

返回目录 ↑

第六章 · 第 35 节

M4 的半字乘加：BB、BT、TB、TT 选择哪两半

6.4.12 的乘法/MAC，表 6.40—6.41，第 36—37 页；习题 6.47

SMULxy 选择两个源的一个 16 位半字做有符号乘法，结果为 32 位；SMLAxy 再加一个 32 位累加数。x 对应第一源，y 对应第二源，B=Bottom（低半字），T=Top（高半字）。

例如 R1=0x0002FFFD、R2=0x00040005。R1 低半字按有符号是 −3，高半字为 2；R2 低为 5，高为 4。SMULBT 得 −3×4=−12；SMULTB 得 2×5=10。若累加数为 100，SMLABT 得 88。

系数和采样可打包到寄存器里，这些指令减少解包与中间操作，适合点积、滤波、相关等。对可能累加很多项的算法，仍要检查 32 位是否足够，必要时选择更长累加形式；部分 DSP 累加还会按规则影响 Q，不能只看名字就推所有标志。

返回目录 ↑

第六章 · 第 36 节

打包和解包：要抽 byte0、byte2，不是最高字节

6.4.12 的表 6.42，第 37 页；联系习题 6.51、6.52

例：Rn=0x11223344，Rm=0xAABBCCDD。PKHBT 不移位时得 AABB3344；Rm 先 LSL #16 后则取其高半字 CCDD，结果 CCDD3344。PKHTB 若 Rm 先 ASR #16，低半字为 AABB，结果 1122AABB。

SXTB16 选 bit[7:0] 与 bit[23:16]，不是最低与最高字节。输入 0x118022FF，两个源字节分别 FF、80，扩展后结果 0xFF80FFFF；原书“最高字节”表述应纠正。可选 ROR #8/#16/#24 会先改变源布局，再按相应位置抽取。

“打包”不是压缩算法，也不自动保护数值范围；它是在寄存器位段中摆放数据。要按 lane 类型决定符号/零扩展，否则后面的 SIMD 即使算得完全正确，处理的数也已经不是你想要的那个数。

返回目录 ↑

第六章 · 第 37 节

浮点指令和星号题：值转换与位串搬运不同

6.4.12 的浮点表 6.43，第 37—38 页；习题 6.48、6.49、6.51、6.52

带并启用 FPU 的 M4 支持相应 FPv4-SP-D16 指令，普通 M4 不保证有 FPU。S0—S31 是 32 位寄存器视图，D0—D15 为重叠的 64 位视图。可以传送 64 位数据，不等于支持 F64 算术或任意单/双精度转换。

原表写 VMRS.F32 Rt,FPCSR 不规范，常见正确写法为 VMRS R0,FPSCR。浮点比较产生的状态与 CPU 的 APSR 也不是自动完全同一个东西，必要时用规定方式传递；涉及 NaN 的浮点条件不能直接套第 06 节整数比较表。

星号题为什么还要讲浮点电路

定点的比例因子事先约定好，相同尺度的加减可直接用整数电路；浮点的每个数自带符号、指数和有效数。浮点加法需比较指数、对阶、有效数运算、规格化、舍入，再处理零/无穷/NaN 等情况；乘法还需指数运算与结果规格化。差别不仅是“多放一个小数点”。

整数与定点乘积共用电路，仍要按缩放选结果位并处理舍入/溢出；扩展指令则把不同宽度的 signed/unsigned 值送入更宽运算而保持原数值意义。知道这些因果，就能回答原章最后几道星号题，不必在本章手绘完整浮点加法器。

返回目录 ↑